SISTEMAS COMBINACIONAL
CODIFICADORES
Se trata de
dispositivos con m entradas de las cuales se activa sólo una por vez (en
algunos sistemas el nivel activo es “1” y en otros “0”), y genera en sus n
terminales de salida una combinación de “0s” y “1s” (código) función de la
entrada excitada. Para que a entradas activadas distintas les correspondan
códigos de salida distintos, se debe verificar que m ≤ 2n
Explicado de
otra manera decimos que son sistemas combinacionales de 2n entradas
y n salidas realizados de tal forma que, cuando una sola de las entradas adopta
un estado lógico determinado cero o uno, a la salida aparece la combinación
binaria correspondiente al número decimal asignado a dicha entrada. Por lo
tanto realizan la función inversa de los decodificadores.
Los
codificadores pueden ser diseñados con prioridad o sin ella. En los
codificadores sin prioridad, cuando más de una entrada toma el estado activo
uno o cero, la combinación de salida posee tantos unos como hay en las
correspondientes a la excitación de cada uno de las entradas
independientemente; por lo que en este codificador solamente debe de ser activa
una entrada en cada instante.
Los
codificadores con prioridad codifican la entrada activa de mayor valor decimal
sin tener en cuenta las demás y su tabla de verdad será la siguiente para el
caso de n=3 y de ser activas las entradas con un cero lógico.
A0
|
A1
|
A2
|
A3
|
A4
|
A5
|
A6
|
A7
|
Q2
|
Q1
|
Q0
|
1
|
1
|
1
|
1
|
1
|
1
|
1
|
1
|
1
|
1
|
1
|
X
|
X
|
X
|
X
|
X
|
X
|
X
|
0
|
1
|
1
|
1
|
X
|
X
|
X
|
X
|
X
|
X
|
0
|
1
|
1
|
1
|
0
|
X
|
X
|
X
|
X
|
X
|
0
|
1
|
1
|
1
|
0
|
1
|
X
|
X
|
X
|
X
|
0
|
1
|
1
|
1
|
1
|
0
|
0
|
X
|
X
|
X
|
0
|
1
|
1
|
1
|
1
|
0
|
1
|
1
|
X
|
X
|
0
|
1
|
1
|
1
|
1
|
1
|
0
|
1
|
0
|
X
|
0
|
1
|
1
|
1
|
1
|
1
|
1
|
0
|
0
|
1
|
0
|
1
|
1
|
1
|
1
|
1
|
1
|
1
|
0
|
0
|
0
|
Aquí se
observa que, como con tres variables binarias Q2,Q1 y Q0 solamente se tiene
ocho combinaciones, no es posible discernir entre la situación en que ninguna
de las entradas está activada y aquella en que es activa la de mayor peso. Para
lograrlo se puede añadir al circuito una nueva salida que detecte cuando están
inactivas todas las combinaciones de entrada o cuando está activada alguna de
ellas. Además se puede disponer una entrada de inhibición que fuerce a todas
las salidas a un estado determinado, independientemente del estado de las
restantes entradas.
La anterior
figura representa el diagrama de bloques de este circuito, los círculos en cada
entrada indican que son activas con ceros lógicos.
La salida P0
permite la realización con gran facilidad de un codificador de mayor número de
entradas, porque adopta el estado cero cuando cualquiera de las entradas A0 a
A7 es activa.
VÍDEO
Les comparto un video explicativo para familiarizarnos con los sistemas combinacionales codificadores y decodificadores.
SACADO DE
YOUTUBE: https://www.youtube.com/watch?v=75OWCktQ65I&list=HL1402075353&feature=mh_lolz
SACADO DE
Sistemas Electrónicos Digitales- Enrique Mandado
Apuntes de Tecnología de Computadores – Universidad
Politécnica de Madrid
Wikipedia "CODIFICADORES"
Técnicas Digitales-Profesorado en Tecnología Capítulo
III Sistemas Combinacionales
No hay comentarios.:
Publicar un comentario